Il y a encore quelques années, construire un récepteur SDR performant supposait un convertisseur analogique-numérique rapide, un FPGA et une bonne dose de compétences en traitement numérique du signal. Aujourd’hui, quelques composants bon marché et un microcontrôleur peuvent déjà donner des résultats étonnants.

Alors, peut-on réellement construire un SDR HF performant pour 30 à 50 € ?

La réponse est oui… à condition de choisir intelligemment son architecture.

Ce qui fait réellement les performances d’un SDR

Un bel écran avec un waterfall ne transforme pas un récepteur médiocre en SDR hautes performances. Les caractéristiques importantes restent celles de n’importe quel récepteur radio :

• la sensibilité ;
• la dynamique ;
• la sélectivité ;
• la résistance aux signaux puissants ;
• la réjection de la bande latérale indésirable ;
• le bruit de phase de l’oscillateur ;
• la qualité des filtres RF.

Le traitement numérique peut réaliser des filtres impressionnants, un AGC, un notch ou une réduction de bruit, mais il existe une règle fondamentale :

ce qui est perdu ou saturé avant la conversion numérique ne pourra pas être récupéré par logiciel.

La solution économique : le détecteur I/Q

Plutôt que de numériser directement toute la bande HF à plusieurs dizaines de méch/s, une solution beaucoup moins coûteuse consiste à convertir le signal RF en deux signaux basse fréquence : I (In phase) et Q (Quadrature).

L’architecture devient :

Antenne → filtre RF → détecteur QSD → I/Q → ADC → microcontrôleur → DSP → audio

Le détecteur à échantillonnage en quadrature, souvent associé au principe de Tayloe, effectue une grande partie du travail avec seulement quelques composants.

Un synthétiseur comme le Si5351 fournit l’oscillateur local tandis que le microcontrôleur réalise ensuite numériquement le filtrage, le déphasage, la sélection USB/LSB, l’AGC et éventuellement la réduction de bruit.

L’uSDX : la démonstration spectaculaire

Le projet uSDX de Guido Ten Dolle, PE1NNZ, montre jusqu’où cette philosophie peut être poussée.

Son récepteur utilise un détecteur I/Q suivi directement par les convertisseurs ADC d’un simple ATmega328P. Le processeur effectue ensuite le déphasage de Hilbert, le filtrage, l’AGC et la démodulation.

Malgré cette électronique minimaliste, le concepteur annonce un MDS d’environ –135 dBm à 28 MHz dans une bande de 200 Hz et une dynamique de blocage atteignant 123 dB à 20 kHz. Le convertisseur interne n’est pourtant que sur 10 bits ; l’oversampling, la décimation et les atténuateurs commutables permettent d’en tirer beaucoup plus qu’on pourrait l’imaginer.

Et l’uSDX ne se contente pas de recevoir : il produit également jusqu’à environ 5 W en SSB et CW.

Et avec un microcontrôleur moderne ?

C’est probablement là que l’expérience devient passionnante en 2026.

L’ATmega328P de l’uSDX est un processeur 8 bits extrêmement modeste. Pour quelques euros, nous disposons maintenant de microcontrôleurs beaucoup plus puissants : RP2040, RP2350, STM32 ou ESP32.

Avec davantage de RAM et de puissance DSP, on peut envisager des filtres FIR plus élaborés, FFT, waterfall, notch automatique, réduction de bruit ou traitement audio plus sophistiqué.

QRP Labs utilise justement un STM32F446 Cortex-M4 à 168 MHz avec unité de calcul flottant dans son QMX. Son SDR embarqué travaille notamment avec une carte son USB 24 bits à 48 kéch/s et annonce une suppression de bande latérale indésirable de 60 à 70 dB.

Combien coûterait notre SDR ?

Pour un récepteur expérimental construit autour de cette architecture, un budget de composants pourrait ressembler à ceci :

Soit environ 35 à 55 €, hors boîtier, écran et alimentation.

Ce n’est donc plus vraiment le prix du processeur qui limite les performances. Une part importante du travail devra porter sur l’étage analogique, les filtres RF, l’horloge et la gestion des niveaux.

Pourquoi ne pas numériser directement la HF ?

C’est l’autre grande famille de SDR :

Antenne → filtres → ADC rapide → FPGA/DSP

Cette architecture DDC permet de visualiser et traiter instantanément une largeur de spectre beaucoup plus importante. Mais un ADC rapide possédant une bonne dynamique, son horloge, le FPGA et le circuit imprimé associé font rapidement exploser notre budget.

Pour quelques dizaines d’euros, le QSD I/Q reste donc une solution particulièrement astucieuse.

Alors, SDR hautes performances ou simple gadget ?

Un montage à 40 ou 50 € ne rivalisera pas forcément avec un transceiver commercial de plusieurs milliers d’euros lorsqu’il faudra recevoir un signal minuscule à proximité immédiate d’une station très puissante.

Mais les projets comme l’uSDX démontrent quelque chose d’essentiel : une architecture intelligente et beaucoup de DSP peuvent aujourd’hui produire un excellent récepteur avec très peu de composants.

Le véritable défi n’est donc peut-être plus de savoir s’il est possible de construire un SDR performant pour quelques dizaines d’euros.

La question devient plutôt :

jusqu’où pourrions-nous pousser un SDR moderne construit autour d’un RP2040 ou d’un STM32 avec un budget de 50 € ?

Voilà un projet de construction qui mériterait bien que l’on sorte le fer à souder !

Pour aller plus loin

• Projet uSDX original de PE1NNZ — code source, architecture et documentation technique.
• QRP Labs QMX — exemple très abouti de transceiver SDR embarqué utilisant un STM32.
• Documentation technique uSDX — fonctionnement du récepteur I/Q, DSP et mesures annoncées.
• QRP Labs — kits et documentation des transceivers QMX/QDX.